三星電子正全力推進下一代高帶寬內(nèi)存（HBM）技術(shù)的研發(fā)，旨在為移動設(shè)備端側(cè)人工智能（AI）提供更強大的性能支持。這一戰(zhàn)略布局源于移動設(shè)備對內(nèi)存性能的迫切需求——相較于服務(wù)器機柜，智能手機、平板電腦等設(shè)備內(nèi)部空間極為有限，且對功耗和散熱控制的要求近乎嚴苛，傳統(tǒng)內(nèi)存方案難以直接適配。

據(jù)行業(yè)知情人士透露，三星將目光投向了多層堆疊扇出型晶圓級封裝（Multi Stacked FOWLP）技術(shù)。該技術(shù)通過優(yōu)化封裝結(jié)構(gòu)，有望在移動設(shè)備中實現(xiàn)HBM內(nèi)存容量與帶寬的雙重突破。當前主流的LPDDR內(nèi)存采用引線鍵合工藝，但其IO接口數(shù)量受限、信號損耗較高且散熱效率不足，無法與HBM技術(shù)形成有效協(xié)同。為此，三星計劃對垂直互連通道（VCS）方案進行升級，將芯片內(nèi)部銅柱的縱橫比從現(xiàn)有的3:1至5:1提升至15:1至20:1。這一改進可在相同芯片面積內(nèi)集成更多銅線，從而顯著提升數(shù)據(jù)傳輸帶寬。

技術(shù)團隊在研發(fā)過程中發(fā)現(xiàn)，當銅柱直徑縮小至10微米以下時，其機械穩(wěn)定性會大幅下降，容易出現(xiàn)彎曲或斷裂問題。為解決這一難題，三星決定引入FOWLP技術(shù)作為結(jié)構(gòu)支撐。該工藝先通過模塑（Molding）工藝對芯片進行封裝保護，再將布線層向外擴展形成支撐結(jié)構(gòu)，有效防止銅柱在高壓環(huán)境下發(fā)生形變。實驗數(shù)據(jù)顯示，這套組合方案理論上可使內(nèi)存帶寬提升15%至30%，同時能在有限空間內(nèi)增加I/O接口數(shù)量。

盡管相關(guān)技術(shù)仍處于驗證階段，但行業(yè)分析師普遍認為，三星有望在兩年內(nèi)實現(xiàn)商業(yè)化應(yīng)用。具體來看，Exynos 2800芯片的后期迭代版本或2025年推出的Exynos 2900處理器，可能成為首批搭載該技術(shù)的產(chǎn)品。這一突破將使移動設(shè)備在運行大語言模型、實時圖像處理等AI應(yīng)用時，獲得接近服務(wù)器級的內(nèi)存性能表現(xiàn)。